BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-111588

(43) Date of publication of application: 22.04.1994

(51)Int.CI.

G11C 16/06

(21)Application number: 04-252386

(71)Applicant: INTERNATL BUSINESS MACH CORP

<IBM>

(22)Date of filing:

22.09.1992

(72)Inventor: ASANO HIDEO

(54) BATCH ERASING TYPE NONVOLATILE MEMORY

(57)Abstract:

PURPOSE: To provide a batch erasing type nonvolatile memory in which writing is not biased to a part of the memory.

CONSTITUTION: A processor includes plural accessable blocks to store a block ID expressing an address (RBA) designated by the processor at the time of writing, a rewriting code (RC) showing the number of writing times by the processor through the use of the same RBA and an erasing count (EC) showing the number of the erasing times of the pertinent block corresponding to each block. Writing is executed to a writable block of a smallest erasing count and when there is another block with the same block ID as the address designated by the processor at the time, its rewriting code is updated to make the rewriting code of the written block. In addition, the pertinent other block is erased and its erasing count is updated.

İ	7077	RC.	EC	ECC	쿠 # (5 : 2)대() ;
---	------	-----	----	-----	------------------

LEGAL STATUS

[Date of request for examination]

22.09.1992

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2022761

[Date of registration]

26.02.1996

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Data of autination of right]

31.05.2002

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-111588

(43)公開日 平成6年(1994)4月22日

(51)Int.Cl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

G 1 1 C 16/06

6741-5L

G11C 17/00

309 C

審査請求 有 請求項の数12(全 11 頁)

(21)出願番号

特願平4-252386

T LULIGO

(22)出願日

平成 4年(1992) 9月22日

(71)出願人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレイション

INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(72)発明者 浅野 秀夫

神奈川県藤沢市桐原町1番地 日本アイ・

ピー・エム株式会社 藤沢事業所内

(74)代理人 弁理士 頓宮 孝一 (外4名)

(54) 【発明の名称 】 一括消去型不揮発性メモリ

(57)【要約】

【目的】 書込みがメモリの一部に片寄らないようなー・ 括消去型不揮発性メモリを提供すること。

【構成】 プロセッサがアクセス可能な複数のブロックを含み、各ブロックに対応して、書込み時にプロセッサが指定したアドレス(RBA)を表すブロックID、同じRBAを用いてプロセッサが何回書込みを行ったかを示す書換えコード(RC)及び当該ブロックの消去回数を示す消去カウント(EC)を記憶しておく。書込みは、消去カウントが最小の書込み可能なブロックに対して行い、そのときプロセッサが指定したアドレスと同じブロックIDを持った他のブロックがあれば、その書換えコードを更新して書込みを行ったブロックの書換えコードにすると共に、該他のブロックを消去しその消去カウントを更新する。

1D RG EC ECC 7-9(612/(1)	JUND BC EC ECC =-	(612ペイト)
--------------------------	-------------------	----------

【特許請求の範囲】

【請求項1】プロセッサがアクセス可能な複数のブロッ クを含む一括消去型不揮発性メモリであって、

書込み時に前記プロセッサが指定したアドレスを表すブ ロックID、該ブロックIDに対して前記プロセッサが 何回書込みを行ったかを示す書換えコード及び当該プロ ックの消去回数を示す消去カウントを含む制御情報をブ ロック対応に記憶しておき、

前記プロセッサが所与のアドレスを指定して書込みを要 求したときは、前記消去カウントが最小の書込み可能な 10 ブロックに対して書込みを行うと共に、前記所与のアド レスを表すブロックIDを前記書込み可能なブロックの 制御情報に含め且つ該ブロックIDと同じブロックID を持った他のブロックの書換えコードを更新して前記書 込み可能なブロックの制御情報とし、前記他のブロック を消去してその消去カウントを更新するようにしたこと を特徴とする、一括消去型不揮発性メモリ。

【請求項2】 前記書込み可能なプロックの制御情報に含 まれる書換えコードはリセットされており、前記他のブ ロックがなければ、該書換えコードを最初の値に設定す 20 る、請求項1に記載の一括消去型不揮発性メモリ。

【請求項3】 前記書換えコード及び前記消去カウントの 更新は、1だけ増分することによって行われる、請求項 2に記載の一括消去型不揮発性メモリ。

【請求項4】前記複数のブロックはそれぞれヘッダ部及 びデータ部からなり、前記制御情報を該ヘッダ部に記憶 する、請求項1に記載の一括消去型不揮発性メモリ。

【請求項5】ブロックを消去したときは、そのヘッダ部 に含まれる消去カウントを更新して該ブロックに書き戻 す、請求項4に記載の一括消去型不揮発性メモリ。

【請求項6】プロセッサからの相対ブロック・アドレス によってアクセスされる半導体ディスク装置であって、 前記プロセッサに接続されたコントローラと、

前記コントローラに接続され、前記プロセッサがアクセ ス可能な複数のブロックを含む一括消去型不揮発性メモ リと、

前記コントローラに接続されたランダム・アクセス・メ モリとを備え、

前記一括消去型不揮発性メモリの各ブロックはヘッダ部 の書込み時に前記プロセッサが指定した相対ブロック・ アドレスを表すプロック ID、該プロック IDに対して 前記プロセッサが何回書込みを行ったかを示す書換えコ ード及び当該ブロックの消去回数を示す消去カウントを 含み、

前記コントローラは、前記プロセッサが所与の相対ブロ ック・アドレスを指定して書込みを要求したときに、前 記消去カウントが最小の書込可能なブロックのデータ部 に前記プロセッサからのデータを書込むと共に、そのへ

表されるブロックIDと、該ブロックIDと同じブロッ クIDを持った他のブロックの書換えコードを更新した 値とを書込み、前記他のブロックを消去してそのヘッダ 部の消去カウントを更新することを特徴とする半導体デ ィスク装置。

【請求項7】前記書込み可能なプロックの書換えコード はリセットされており、前記他のブロックがなければ、 該書換えコードを最初の値に設定する、請求項6に記載 の半導体ディスク装置。

【請求項8】前記コントローラは、動作に先立って、前 記一括消去型不揮発性メモリの各ブロックからヘッダ部 の内容を順次に前記ランダム・アクセス・メモリに読み 出して、各ブロックに対応するエントリを有するメモリ 管理表を作成する、請求項7に記載の半導体ディスク装

【請求項9】前記メモリ管理表の各エントリは、対応す るブロックのヘッダ部の内容の他に、該対応するブロッ クの物理アドレスと、該対応するブロックが書込み可能 かどうかを示すフラグとを含む、請求項8に記載の半導 体ディスク装置。

【請求項10】前記コントローラは、前記メモリ管理表 を作成したとき、ブロックIDが同じで且つ書換えコー ドが異なる2つのブロックがあれば、書換えコードが小 さい方のブロックを消去してその消去カウントを更新す ると共に、前記メモリ管理表における対応するエントリ 中のフラグを書込み可能状態にセットする、請求項9に 記載の半導体ディスク装置。

【請求項11】前記コントローラは、前記プロセッサか らのコマンドに応答して前記メモリ管理表をアクセス 30 し、読取りコマンドの場合は、該読取りコマンドの相対 ブロック・アドレスを表すプロックIDを含むエントリ 中の物理アドレスを用いて前記一括消去型不揮発性メモ リの読取りを行い、書込みコマンドの場合は、前記フラ グが書込み可能状態にセットされていて最小の消去カウ ントを含むエントリ中の物理アドレスを用いて前記一括 消去型不揮発性メモリの書込みを行う、請求項10に記 載の半導体ディスク装置。

【請求項12】前記コントローラは、前記メモリ管理表 を作成するとき、読み取ったヘッダ部の書換えコードが 及びデータ部からなり、該ヘッダ部は、当該ブロックへ 10 消去によりリセットされていると、対応するエントリ中 のフラグを書込み可能状態にセットし、さもなければ書 込み不可状態にセットする、請求項11に記載の半導体 ディスク装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、フラッシュEEPRO Mまたはフラッシュ・メモリと呼ばれる一括消去型不揮 発性メモリに係り、特に、メモリ・ブロックの動的割り 振りが可能な一括消去型不揮発性メモリ(以下、フラッ

1

3

[0002]

【従来の技術】ノートブック等の携帯可能なパーソナル ・コンピュータの普及に伴って、コンピュータ・システ ムの小型軽量化、低消費電力化に対する要求が強くなっ てきている。半導体メモリを用いた外部記憶システム、 いわゆる半導体ディスク装置は、磁気ディスク装置のよ うに駆動系を持たないため、消費電力が低く、高速動作 が可能である。また、小さなメモリ・モジュールで構成 されるため、磁気ディスク装置に比べて小型で軽く、形 状に自由度が大きく、カード化も容易である。

【0003】しかし、従来の半導体メモリにはコスト、 容量、電池バックアップなどの点でまだ問題が多い。メ モリとしてSRAMを使うと電池によるバックアップの 時間は長くなるが、コストが高く、容量も小さくなって しまう。コスト、容量に優れたDRAMでは、スタンバ イ時の消費電力が大きく、バックアップの時間が一週間 程度に限られてしまう。電池系の事故によるデータ消失 の危険もある。EEPROMは電池を必要としないが、 コストが高すぎる。

消去型のフラッシュ・メモリが開発されている。DRA Mと同じくトランジスタ」つで記憶素子が構成され、高 密度化が可能で、将来の市場次第でDRAMと同等かそ れ以下のビット単価(低コスト、大容量)になることが 期待されている。記憶素子は不揮発性であり、電池バッ クアップの必要はない。消去は一般にチップ単位又はそ れよりも小さなブロック単位で行われる。Richard D. Pashley 外の "Flash memories: the best oftwo world s"、IEEE SPECTRUM 1989年12月、30~33頁は、このよ うなフラッシュ・メモリの概要を紹介している。パフォ 30 消去又は書込みが行われていたブロックの内容は予測不 ーマンスの点では、チップ消去型よりブロック消去型の 方が優れている。

【0005】ブロック消去型のフラッシュ・メモリを半 導体ディスク装置に用いる場合は、ブロックの大きさを 磁気ディスク装置のアクセス単位であるセクタに等しく しておくと、メモリ管理に都合がよい。例えば、ヨーロ ッパ公開特許出願第392895号はセクタ消去型のフ ラッシュEEPROMシステムを開示している。このシ ステムは、消去単位であるセクタ毎にラッチを設けてお き、消去したいセクタに対応するラッチをセットするこ 40 とによって、任意の複数のセクタを同時に消去できるよ うにしている。複数セクタ分の容量(例えば4Kバイ ト)を持ったブロックを消去単位にしたフラッシュ・メ モリも知られており、これはセクタ消去型と区別するた めにクラスタ消去型と呼ばれることがある。

【0006】しかし、フラッシュ・メモリにはSRAM やDRAMにはない制限がある。まず、メモリ・ビット のプログラミングは一方通行で、0から1又は1から0 へしか変えることができない。従って、既に書込まれて

位置を含むブロックを一括消去によって全0又は全1に 設定した後に書込みを行う必要がある。消去及び書込み には、通常、数十ミリ秒から数秒の時間がかかる。ま た、フラッシュ・メモリは消去及び書込みによって劣化 し、現在のところ、数万回から数十万回の消去及び書込 みで使用限度に達してしまう。

[0007]

【発明が解決しようとする課題】このようなフラッシュ ・メモリを半導体ディスク装置に用いた場合、書込みが 10 メモリの一部に片寄ることが問題になる。例えば、DO Sベースのパーソナル・コンピュータ・システムでは、 ファイル・アロケーション・テーブル (FAT) の書換 えがしばしば行われる。ところが、FATのアドレスは 固定されているため、フラッシュ・メモリを用いた場合 には、FATの書換えの度にそれを記憶しているブロッ クの消去及び書込みを行う必要があり、その度に数十ミ リ秒から数秒の時間がかかってしまう。また、このよう に書込み及び消去がメモリの一部のブロックに片寄る と、そのブロックが他のブロックに比べて早く使用限度 【0004】これらの問題を解決するメモリとして一括 20 に達してしまい、他のブロックがまだ使用可能であるに もかかわらず、メモリを交換しなければならなくなる。 使用限度に達したブロックを無効化して、代替ブロック を使用するようにすれば、メモリの早期交換は避けられ るが、書込みが集中するのが代替ブロックに変わっただ けであり、根本的な解決にはなっていない。

> 【0008】更に、前述のようにフラッシュ・メモリの 消去及び書込みには数十ミリ秒から数秒の時間がかかる ため、その最中にパワーオフがあると、要求された消去 又は書込みを完了仕切れないことがある。その場合は、 能であり、従ってフラッシュ・メモリには異常パワーオ フ対策も必要である。

> 【0009】従って本発明の目的は、書込みがメモリの 一部に片寄らないようなフラッシュ・メモリを提供する ことにある。

> 【0010】本発明の他の目的は、消去又は書込み中に パワーオフがあってもその後の動作に支障がないような フラッシュ・メモリを提供することにある。

[0011]

【課題を解決するための手段】本発明に従うフラッシュ ・メモリは、プロセッサがアクセス可能な複数のブロッ クを含む。書込みがメモリの一部に片寄らないようにす るため、本発明では、プロセッサから書込みコマンドが くると、プロセッサが指定したアドレスとは無関係に、 各ブロックの消去回数に基づいて書込むべきブロックを 動的に割り振る。消去回数は、各プロックの制御情報中 の消去カウントにより示される。制御情報は、消去カウ ントの他に、そのブロックに対して書込みを行ったとき にプロセッサが指定したアドレスを表すブロックIDを

5

何回書込みを行ったかを示す書換えコードを含む。書込 みは、消去カウントが最小の書換え可能なブロックに対 して行われ、そのとき制御情報も更新される。書換えコ ードがリセットされているブロックは書込み可能であ る。また、書込みを行うとき、そのブロックIDと同じ ブロックIDを含む古いブロックがあれば、その書換え コードを更新して新たな書込みブロックの制御情報と し、古いブロックは消去して、その消去カウントを更新 する。

ッダ部及びデータ部からなり、制御情報はヘッダ部に記 憶される。ブロックを消去したときは、消去カウントを 1だけ増分してブロックのヘッダ部に書き戻す。そのと き書換えコードは消去された状態、すなわちリセットさ れたままであり、このブロックが書込み可能であること を示す。各プロックのヘッダ部の内容は、動作に先立っ てコントローラにより読み出される。コントローラはそ れを用いて自身のメモリ(ランダム・アクセス・メモ リ) にメモリ管理表を作成する。この表は、フラッシュ ントリは、対応するブロックの物理アドレスと、ヘッダ 部から読み出した情報すなわちブロックID、書換えコ ード及び消去カウントと、このブロックが書込み可能か どうかを示すフラグとを含む。コントローラは、メモリ 管理表を作成したとき、ブロックIDが同じで書換えコ ードが異なる2つのブロックがあれば(この状態は、異 常パワーオフのため古いブロックを消去できなかったと きに生じ得る)、書換えコードが小さい方のブロック、 すなわち古い方のブロックを消去し、その消去カウント を更新する。コントローラは、このメモリ管理表を用い 30 てプロセッサからのコマンドを実行し、必要に応じて関 連するエントリを更新する。

[0013]

【実施例】本発明のフラッシュ・メモリを半導体ディス ク装置として組み込んだコンピュータ・システムの一例 を図1に示す。CPU10はシステム・バス13を介し て、主記憶装置15、バス制御装置16及びオプション の数値計算用コプロセッサ 14と通信する。CPU 10 及び関連する周辺装置の間の通信はバス制御装置16を 介して行われる。そのため、バス制御装置16はファミ(40)=1セクタである。 リー・バス18によって周辺装置に接続されている。周 辺装置としては、本発明に従うフラッシュ・メモリ製の 半導体ディスク装置(SSF)20が接続され、さら に、通信装置21、フロッピー・ディスク・ドライブ (FDD) 22、光ファイル装置23、表示装置24も ファミリー・バス18に接続されている。勿論、他の周 辺装置も接続可能である。このようなコンピュータ・シ ステムの一例は IBM PS/2である。

【0014】直接メモリ・アクセス制御装置(DMA

台かによるメモリ・アクセスを可能にすべく設けられ る。そのため、ファミリー・バス18は、少なくともそ の一部がDMAC12に分岐接続される。図には示して いないが、DMAが可能な各周辺装置にはアービトレー ション回路が設けられ、アービトレーション・レベル (優先順位)を割り当てられる。DMAC12の側に は、DMAを同時に要求している複数の周辺装置の間で 調停作業を行って、どの周辺装置がDMAを許可された かをDMAC12に知らせる中央アービトレーション制 【0012】後述の実施例においては、各ブロックはへ 10 御回路11が設けられる。DMAC12及び中央アービ トレーション制御回路11によるDMA制御の詳細は米 国特許第4901234号明細書に記載されている。

【0015】CPU10はSSF20をハード・ディス ク装置として扱う。従って、SSF20をアクセスする ときは、ヘッド番号、シリンダ番号及びセクタ番号から 成るいわゆる相対ブロック・アドレス (RBA) がSS F20に送られる。ただし、後で述べるように、本発明 においては、CPU10から供給されるRBAと、SS F20の実際にアクセスされるブロックのアドレス (物 ・メモリの各ブロックに対応するエントリを含む。各エ 20 理アドレス)との間の関係は固定されておらず、書込み の度に変化するので、それらの対応関係を明らかにする 手段(メモリ管理表)が設けられる。CPU10からの RBAはいわば論理アドレスである。

> 【0016】図2に、SSF20の概略的な構成を示 す。このSSF20は、ファミリー・バス18に接続さ れた制御装置30と、内部バス31を介してこの制御装 置30に接続されたランダム・アクセス・メモリ(RA M) 32、バス制御部33及びフラッシュ・メモリ34 で構成される。RAM32は、後述のメモリ管理表を記 憶する領域35及びバッファ領域36を含む。バス制御 部33は、内部バス31と、フラッシュ・メモリ34に 接続されたメモリ・バス37とを相互接続するための周 知のレシーバ/ドライバ構成を有する。本実施例では、 バス制御部33はバス31及び37間で2バイトの並列 転送を行うようになっているが、勿論本発明はこのよう な並列転送に限定されるものではない。また、本発明に 関する限り、フラッシュ・メモリ34の消去型はいずれ でも構わないが、以下では説明の便宜上、フラッシュ・ メモリ34をセクタ消去型とする。従って、1ブロック

【0017】フラッシュ・メモリ34の各プロック(セ クタ)の構成を図3に示す。図示のように、各ブロック は512バイトのセクタ・データを記憶するデータ部の 他に、ヘッダ部を含んでいる。ヘッダ部は、このブロッ クに書込みを行ったときにCPU10が指定した相対ブ ロック・アドレス (RBA) によって表されるブロック ID、同じRBAのブロックが何回書換えられたかを示 す書換えコード(RC)、この物理ブロックの消去回数 を示す消去カウント (EC) 及びブロック全体のエラー

る。

10 行う。

む。工場出荷時には、ブロックID及びRCはいずれも 0 に初期設定されるが、ECの初期設定値は出荷前のテ ストで当該ブロックを消去した回数を表す数値nであ る。RC及びECのビット数は、フラッシュ・メモリの 公称の消去/書込み上限回数よりも大きい数を表せるよ うに選んでおいた方がよい。本実施例では、RC及びE Cはいずれも4バイトである。ブロックID、RC及び ECはそれぞれエラーを検出するためのパリティ・ビッ トをバイト毎に含んでいる。これは次に述べるメモリ管 理表を作成するときに必要である。

【0018】図2に示した制御装置30はパワーオン時 に各ブロックのヘッダ情報を読み、図4に示すようなメ モリ管理表をRAM32の領域35に作成する。メモリ 管理表の各エントリはフラッシュ・メモリ34のブロッ クと1対1に対応している。従って、フラッシュ・メモ リ34がn個のブロックで構成されていると、メモリ管 理表は最大n個のエントリを含む。制御装置30は、欠 陥のある無効なブロックについてはエントリを作成しな い。各エントリは、対応するブロックの物理アドレス と、このブロックのヘッダ部に含まれている相対ブロッ 20 ク・アドレス (ヘッド番号/シリンダ番号/セクタ番 号)、書換えコード (RC) 及び消去カウント (EC) と、書込み可能フラグ(CIW)とを含む。書込み可能フ ラグは、対応するブロックが空で書込みが可能である (OW=0) か、又は有効なデータが存在するため書込 みが不可である(OW=1)ことを示す。メモリ管理表 を作成するとき、ヘッダ部に含まれる書換えコードが0 であれば、対応するエントリ中の書込み可能フラグは0 に設定され、さもなければ1に設定される。

ら、CPU10からコマンドを受け取ったときのSSF 20の動作について説明する。 SSF20の制御装置3 0はステップ100でコマンドを受け取ると、次のステ ップ101でそれをデコードする。読取りコマンドの場 合はステップ102に進み、書込みコマンドの場合はス テップ104に進む。まで書込みコマンドについて説明 する。

【0020】ステップ101で書込みコマンドが検出さ れると、制御装置30はCPU10からのデータをバッ 04では、メモリ管理表35をアクセスすることによ り、OWが1で且つこの贅込みコマンドのRBAと同じ RBAのブロックがあるかどうかを調べる。もしあれば ステップ105に進んで、同じRBAを含んでいたエン トリ中の物理アドレス、RC及びECを取り出して保管 する。物理アドレスを保管するのは、後でこの物理アド レスによって指定されるブロックを消去するためであ る。ステップ105でブロックを消去してしまうと、異 常パワーオフがあったときにRCを回復できないことが

【0021】ステップ105が終了するか、またはステ ップ104で同じRBAのブロックが見つからなけれ ば、次のステップ106に進む。ステップ106では、 メモリ管理表35をアクセスすることにより、OWが0 で且つECが最小のブロックを探す。そのようなブロッ クすなわち書込みが可能で且つこれまでの消去回数が最 小のブロックが見つかると、ステップ107へ進んで、 そのブロックへの書込み及びメモリ管理表35の更新を

【0022】ブロック書込みは、メモリ管理表35の対 応するエントリにある物理アドレスを用いて行う。ブロ ックに書込まれるのはCPU10からのデータ(バッフ ア36にある)及びECを除く前述のヘッダ情報であ る。後で説明するように、ECは既に更新された値が書 込まれている。制御装置30は、ステップ105で保管 しておいたRCを1だけ増分して、新たなヘッダ情報と する。ステップ105が実行されなかった場合は、CP U10が指定したRBAの初めての書込みであるから、 RCは1にセットされる。またヘッダ情報として書込む べきブロック I Dは、ステップ 101で検出した書込み コマンドのRBAをそのまま使用する。制御装置30 は、このようにして更新されたRC及びブロックIDの パリティ・ビットを生成し、それをRC及びブロックⅠ Dに付加した後、バッファ36から読み出したデータと 共に、指定されたブロックに書込む。ECCは、更新さ れたRC及びブロックIDと、メモリ管理表の対応する エントリ中のECと、バッファ36から読み出したデー タとを用いて生成され、ヘッダ情報として同じブロック 【0019】次に、図5のフローチャートを参照しなが 30 に書込まれる。メモリ管理表35の対応するエントリも これらの新しいRBA及びRCを用いて更新され、且つ そのOWは1にセットされる。

> 【0023】ステップ106で複数のブロックが見つか った場合は、そのうちの1つ (例えば物理アドレスがも っとも小さいブロック) に書込まれる。一般に、フラッ シュ・メモリは予備のブロックを含んでいるので、OW が0である書込み可能なブロックが見つからないという ことはない。

【0024】ステップ107でのブロック書込みが終了 ファ36に書込み、ステップ104に進む。ステップ1 40 すると、ステップ105で保管しておいた物理アドレス によって指定されるブロックを消去し、同じくステップ 105で保管しておいたECを1だけ増分してパリティ ・ビットを付加した後この消去済みのブロックのヘッダ 部に書込み、更にメモリ管理表35の対応するエントリ をEC=EC+1及びOW=0となるように更新する (ステップ108)。

> 【0025】ステップ108が終了すると、制御装置3 OはCPU10からの次のコマンドを待つ。制御装置3 0はこのときステップ106を実行することによって、

10

そうすれば、CPU10から新たな書込みコマンドがき たときに、ステップ106が不要になり、書込みサイク ルを短縮することができる。

【0026】読取りコマンドの場合は、ステップ101 から102に進み、CPU10からのRBA (ヘッド番 号/シリンダ番号/セクタ番号)を用いて図4のメモリ 管理表35をアクセスすることにより、読み取るべきブ ロックの物理アドレスを得る。次のステップ103で は、この物理アドレスをフラッシュ・メモリ32へ供給 することにより、指定されたブロックを読取り、そのへ 10 ッグ部のECCを用いてエラーを検査する。ステップ1 09で訂正不能エラーが見つからなければ、読み取った ブロックに含まれる512バイトのデータを、RAM3 2のバッファ領域35を介してCPU10の方へ転送す る。バッファ領域を介する転送は、ハード・ディスク装 置で従来行われていたものと同じである。

【0027】訂正不能エラーがあると、ステップ110 に進む。読み取ったブロックに訂正不能エラーが生じて いるということは、そのブロックに対する以前の書込み があることを示す。ステップ110では、訂正不能エラ 一が生じたことをCPU10にしらせ、そのブロックを 消去する。

【0028】また、訂正不能エラーが検出された場合、 後で説明する図6のシーケンスによって作成されたメモ リ管理表の対応するエントリ中のECに、通常のパリテ ィ検査では検出できないエラーが生じている可能性があ るので、ステップ110で消去したブロックのこれまで の消去回数を推定する必要がある。本実施例では、その 推定値として隣接ブロック (例えば、物理アドレスが 1 30 つ前又は1つ後ろのブロック)のECを使用する。この ECはメモリ管理表から得ることができる。信頼性をよ り重視するのであれば、フラッシュ・メモリ34におけ る実際の隣接ブロックから読み出したECを用ればよ い。一般に、隣接するブロック間では、消去回数に殆ど 差はないので、ステップ110で消去したブロックのF Cとして隣接ブロックのECを使用しても実用上問題は ない。計算が必要になるが、隣接する幾つかのブロック のECの平均値を使用することも可能である。次のステ ップ111は、このようにして得たECを1だけ増分し 40 た後、消去済みのブロックに書込む。最後に、ステップ 112でメモリ管理表の対応するエントリを更新する。 すなわち、新しいECを書込み、OWをOにセットす る。

【0029】なおステップ101では、読取り及び書込 みの他に、クリア、状況読取り等のコマンドもデコード されるが、それらは本発明とは関係がないので、ここで は省略する。

【0030】次に、異常パワーオフ対策を明らかにする

を参照しながらもう少し詳しく説明する。前述のよう に、制御装置30はパワーオン時にフラッシュ・メモリ 34を構成するn個のブロックのヘッダを順次に読み出 すことにより、図4に示すようなメモリ管理表を作成す る。そのため、ステップ200でパワーオンがあると、 次のステップ201でブロック・アドレスBAを0に初 期設定し、ステップ202でBA=0のヘッダを読み取 る。データ部の読取りは不要である。次のステップ20 3では、パリティ検査により、ヘッダにエラーが生じて いるかどうかを調べる。エラーが生じていなければステ ップ204に進み、生じているとステップ205に進

【0031】ステップ204では、ステップ202で読 み取ったヘッダ情報を用いてメモリ管理表のエントリを 作成する。まず物理アドレスは、ヘッダ読取り時のアド レスBAを使用する。ブロックID、RC及びECはへ ッダの内容をそのまま使用する。但しブロックIDに関 しては、そのヘッド番号、シリンダ番号及びセクタ番号 の各ビット数は余裕をもって設定されており、普通は上 中にパワーオフがあって、データ内容が乱された可能性 20 位数ビットは0になっているので、エントリ作成に当っ ては、これらの上位ビットを落しても差し支えない。そ うすると各エントリのビット数を節約できる。最後の書 込み可能フラグOWは、読み取ったRCがOであればO にセットされ、さもなければ1にセットされる。RCが 0ということは、それを含むブロックが消去されている こと、従って書込みが可能であることを表す。 なお図4 には示していないが、エラーの検出訂正のため、各エン トリにECCを付けておくのが望ましい。

> 【0032】エントリの作成が終了すると、ステップ2 06でブロック・アドレスBAを1だけ増分し、ステッ プ207でn個全てのブロックのヘッダの読取りが終っ たかどうかを調べる。まだ終っていなければ、ヘッダ読 取りステップ202に戻り、ステップ202~207を 繰り返す。

> 【0033】ステップ202で読み取ったヘッダにエラ ーがあると、ステップ203から205へ分岐する。ス テップ205では、ブロック全体を読み取ってECCを 適用することにより、そのエラーが訂正可能かどうかを 調べる。訂正可能であれば、ステップ209でエラーを 訂正した後、前述のステップ204に進んで、訂正後の ヘッダを用いてエントリを作成する。訂正不能エラーの 場合は、図5のシーケンスで訂正不能エラーが検出され たときのステップ110及び111と同様のステップ2 10及び211を実行した後、ステップ204に進む。 このとき作成されるエントリは消去されたプロックのも のであるから、前述ようにOWはOにセットされる。

【0034】最後の、すなわちn番目のブロックのため の処理が終ると、ステップ202~207のループから ステップ208に出る。ステップ208では、作成した

ックIDが同じでRCが異なっているブロックを探す。 ステップ212でそのようなブロックが見つかった場 合、それは図5のステップ108で行われるはずであっ た古いブロックの消去がパワーオフのために完了してい ないことを示す。従ってステップ213に進んで、RC が小さい方のブロックを消去し、そのECを1だけ増分 して消去したブロックに書込み、メモリ管理表の対応す るエントリにおいてECを更新すると共にOWをOにセ ットする。

った場合、又はステップ213が終了すると、制御装置 30は図6のシーケンスから出て、CPU10からのコ マンドを待つ。前にも述べたように、この待機中に図5 のステップ106を実行してもよい。

【0036】上述の図5及び図6のシーケンスでは説明 しなかったが、よく知られているように、ブロックの書 込み及び消去後にはいわゆるベリファイが行われ、その 結果ブロックが使用不可と判断されることがある。勿 論、そのようなブロックがあれば、メモリ管理表のエン トリに対応するブロックが使用不可と判断された場合 は、そのエントリを無効にしておけばよい。エントリの 無効化は、例えばRBAを無効な値に設定しておいた り、有効無効を示すビットを設けてそれを無効状態にセ ットすることにより達成できる。

【0037】フラッシュ・メモリを構成するブロック (セクタ) の数、従ってメモリ管理表のエントリの数が 多くなって、読取り又は蓍込み時にメモリ管理表をサー チするのに時間がかかる場合は、RBAの構成要素であ るヘッド又はシリンダを単位としてメモリ管理表を分割 30 すれば、サーチ時間を短縮できる。その場合、ブロック の消去/書込み回数の平均化は分割した単位で、例えば シリンダ別に行われることになり、従ってブロックの消 去/書込み回数に片寄りが生じる可能性がある。しか し、実際にそのような片寄りが生じた場合には、消去/ 書込み回数の多くなったシリンダの使用ブロックを、消 去/書込み回数の少ないシリンダの使用ブロック又は予 備ブロックと交換するようにすれば、フラッシュ・メモ リ全体での平均化を図ることができる。

【0038】これまでの説明はセクタ消去型のフラッシ 40 ュ・メモリを仮定していたが、複数のセクタを含むクラ スタが一括消去されるクラスタ消去型のフラッシュ・メ モリにも本発明を適用できる。その場合、制御装置30 の動作は、図5のステップ108及び110並びに図6

のステップ210及び213でブロック消去が行われな いことを除くと、基本的に図5及び図6と同じである が、どのクラスタをいつ消去するかを決めるステップが 必要になる。これは、例えば各クラスタにおいて消去す べきであると決定されたブロックの数をカウントし、そ れが所定の閾値に達したクラスタを消去するというステ ップでもよい。但しこのステップをとるときは、クラス タを消去する前に、その中に有効なブロックがもし残っ ていれば、その内容を他のクラスタの書込み可能なプロ 【0035】ステップ212でブロックが見つからなか 10 ック位置に移す必要がある。この有効ブロックの移動は 実質的に書込みコマンドの実行と同じであるから、制御 装置30は、有効ブロックの内容をRAM32へ読み出 した後、図5のステップ106及び107と同様のステ ップを実行することにより、有効ブロックの内容をフラ ッシュ・メモリ34に書き戻す。有効ブロックの移動及 びクラスタの消去は、CPU10からのコマンドがない

12

[0039]

【発明の効果】以上のように、本発明に従えば、フラッ トリを作成する必要はない。また、既に作成済みのエン 20 シュ・メモリの消去及び書込みが特定のブロックに片寄 るのを防止することができ、更に消去又は書込み中に異 常パワーオフがあっても、その影響を最小限に押えるこ とができる。

ときに実行される。チップ消去型の場合も同様である。

【図面の簡単な説明】

【図1】本発明に従うフラッシュ・メモリを半導体ディ スク装置として使用するコンピュータ・システムの一例 を示すプロック図。

【図2】半導体ディスク装置の概略構成を示すブロック

【図3】フラッシュ・メモリの各ブロック(セクタ)の 構成を示す図。

【図4】メモリ管理表の構成を示す図。


【図5】CPU10からコマンドを受け取ったときの制 御装置30の動作を示すフローチャート。

【図6】パワーオン時にメモリ管理表を作成するときの 制御装置30の動作を示すフローチャート。

【符号の説明】

- 10 CPU
- 20 半導体ディスク装置(SSF)
- 30 制御装置
 - 32 ランダム・アクセス・メモリ (RAM)
 - 34 フラッシュ・メモリ
 - 35 メモリ管理表


【図1】



【図3】

		,	,	DE 1 42 CF 1 100 CF 1
プロック	,	l		- 4/5/04/13
10	RC	EC	ECC	データ(512パイト)
10		L	L	


【図2】




【図4】

	物理		20		اند		
	アドレス	ヘッド番号	シリンダ番号	セクタ番号	RC	EC	ow
エントリ 0							
エントリ 1							
エントリ 2						:	
				·			
						·	
;			·			·	

STATE OF THE PARTY
【図5】



【図6】



. 1

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defention integers within this disconnections are not representally as college lightal documents submitted by the applicant.
Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.